

ΑΣΚΗΣΗ 6

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ: ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

Θεωρητικό Μέρος

Οι **απαριθμητές ή μετρητές (counters)** είναι κυκλώματα που χρησιμοποιούνται σε σύνθετα ψηφιακά συστήματα για να μετρούν κυρίως γεγονότα ή χρονικές περιόδους. Μπορούν επίσης να λειτουργούν ως διαιρέτες συχνότητας και ως γεννήτριες παραγωγής σημάτων χρονισμού. Διακρίνονται σε δύο κύριες κατηγορίες, τους μετρητές ριπής (ripple counters) ή ασύγχρονους μετρητές (asynchronous counters) και τους σύγχρονους μετρητές (synchronous counters). Δομικά στοιχεία των μετρητών είναι τα T Flip-Flops. Ένας μετρητής με n αριθμό Flip-Flops δημιουργεί στην έξοδό του 2^n διαφορετικές δυαδικές καταστάσεις (κύκλος μέτρησης). Ο κύκλος μέτρησης ανακυκλώνεται συνεχώς στις εξόδους των μετρητών, εκτός και αν υπάρξει κάποια ασύγχρονη παρέμβαση στο κύκλωμα ή προστεθεί κάποιο κύκλωμα παύσης με την προϋπόθεση βέβαια ότι στην είσοδο clock του κυκλώματος συνεχίζουν να φτάνουν τα σήματα του ρολογιού.


Ο αριθμός των δυαδικών καταστάσεων ενός κύκλου μέτρησης ονομάζεται Modulo (MOD) και για το λόγο αυτό τους μετρητές τους συμβολίζουμε συνήθως με MOD- x , όπου x το Modulo του μετρητή. Για παράδειγμα ο μετρητής των 16 καταστάσεων αναφέρεται ως μετρητής MOD-16, των δέκα καταστάσεων ως μετρητής MOD-10 κ.ο.κ. Οι μετρητές (σύγχρονοι ή ασύγχρονοι) μπορεί να πραγματοποιούν αύξουσες μετρήσεις (αύξοντες μετρητές ή μετρητές ορθής φοράς ή up counters), φθίνουσες μετρήσεις (φθίνοντες μετρητές ή μετρητές ανάστροφης φοράς ή down counters) ή αύξουσες και φθίνουσες μετρήσεις (αύξοντες-φθίνοντες μετρητές ή μετρητές ορθής-ανάστροφης φοράς ή up-down counters).

Στους ασύγχρονους μετρητές το σήμα του ρολογιού εφαρμόζεται μόνο στην είσοδο clock του πρώτου Flip-Flop, ενώ οι εισόδους clock των επόμενων Flip-Flops ενεργοποιούνται από τις εξόδους Q των αμέσως προηγούμενων τους Flip-Flops. Αντιθέτως στους σύγχρονους μετρητές το σήμα του ρολογιού εφαρμόζεται ταυτόχρονα σε όλες τις εισόδους clock των Flip-Flops του μετρητή. Στα ολοκληρωμένα κυκλώματα μέσης κλίμακας ολοκλήρωσης (MSI) των οικογενειών TTL και CMOS διατίθεται μεγάλος αριθμός μετρητών, για τις ανάγκες οποιασδήποτε εφαρμογής απαιτεί κυκλώματα μέτρησης.


Οι ασύγχρονοι μετρητές έχουν το μειονέκτημα ότι η κάθε νέα κατάσταση των εξόδων τους δεν εμφανίζεται σύγχρονα (ταυτόχρονα) αλλά με διαφορετική καθυστέρηση για την κάθε έξοδο, σε σχέση με την εφαρμογή του παλμού εισόδου. Αυτό οφείλεται στην καθυστέρηση διάδοσης t_{pd} του κάθε Flip-Flop. Έτσι, περιορίζεται η μέγιστη συχνότητα λειτουργίας του μετρητή σε $1/(4t_{pd})$.

Στο Σχήμα 6.1 φαίνεται το **κύκλωμα ενός ασύγχρονου μετρητή 4-bit ορθής φοράς** αποτελούμενο από JK Flip-Flops με βραχυκυκλωμένες τις εισόδους, ώστε να λειτουργούν ως Flip-Flops τύπου T, τα οποία ενεργοποιούνται στην κατερχόμενη παρυφή των παλμών του ρολογιού (αρνητικά ακμοπυροδοτούμενα). Το σήμα του ρολογιού του κυκλώματος εφαρμόζεται στην είσοδο clock του πρώτου Flip-Flop, ενώ τα άλλα Flip-Flops παίρνουν σήματα για τις εισόδους τους από την έξοδο Q των προηγούμενων Flip-Flops

αντίστοιχα. Η έξοδος του πρώτου Flip-Flop παράγει το λιγότερο σημαντικό ψηφίο (LSB), ενώ στην έξοδο του τελευταίου Flip-Flop παράγεται το περισσότερο σημαντικό ψηφίο (MSB) της εξόδου του μετρητή. Στην έξοδο του μετρητή έχουμε 16 διαφορετικές δυαδικές καταστάσεις, δηλαδή είναι ένας μετρητής MOD-16. Στο διάγραμμα χρονισμού του Σχήματος 6.2 φαίνονται όλες οι καταστάσεις στις εξόδους των Flip-Flops και κατ' επέκταση στην έξοδο του μετρητή για ένα κύκλο λειτουργίας του κυκλώματος.




Σχήμα 6.1 Ασύγχρονος μετρητής 4-bit.



Σχήμα 6.2 Διάγραμμα χρονισμού του ασύγχρονου μετρητή 4-bit.


Στο Σχήμα 6.3 φαίνεται το κύκλωμα ενός ασύγχρονου μετρητή 4-bit ανάστροφης φοράς αποτελούμενο από JK Flip-Flops με βραχυκυκλωμένες τις εισόδους, ώστε να λειτουργούν ως Flip-Flops τύπου T, τα οποία ενεργοποιούνται στην κατερχόμενη παρυφή των παλμών του ρολογιού (αρνητικά ακμοπυροδοτούμενα). Το σήμα του ρολογιού του κυκλώματος εφαρμόζεται στην είσοδο clock του πρώτου Flip-Flop, ενώ τα άλλα Flip-Flops παίρνουν σήματα για τις εισόδους τους από την έξοδο Q' των προηγούμενων Flip-Flops αντίστοιχα.



Σχήμα 6.3 Ασύγχρονος μετρητής 4-bit ανάστροφης φοράς (down counter).


Η έξοδος του πρώτου Flip-Flop παράγει το λιγότερο σημαντικό ψηφίο (LSB), ενώ στην έξοδο του τελευταίου Flip-Flop παράγεται το περισσότερο σημαντικό ψηφίο (MSB) της εξόδου του μετρητή. Στην έξοδο του μετρητή έχουμε 16 διαφορετικές δυαδικές καταστάσεις, δηλαδή είναι ένας μετρητής MOD-16.

Στο Σχήμα 6.4 φαίνεται το κύκλωμα ενός ασύγχρονου δεκαδικού μετρητή ή μετρητή MOD-10 ή μετρητή BCD. Το κύκλωμα παράγει στην έξοδό του την ακολουθία μέτρησης 0,1,2,3,4,5,6,7,8,9,0,1,2,... σε κώδικα BCD, απ' όπου και το κύκλωμα πήρε την ονομασία μετρητής BCD. Όταν η έξοδος του μετρητή φτάσει στην κατάσταση $Q_1=0, Q_2=1, Q_3=0, Q_4=1$ (δεκαδικό 10), οι εισόδους Q_2 και Q_4 της πύλης NAND έχουν τιμή ένα και επομένως η ασύγχρονη είσοδος clear όλων των Flip-Flops έχει τιμή μηδέν με αποτέλεσμα το μηδενισμό (καθαρισμό) της εξόδου του μετρητή. Όταν η κατάσταση στη γραμμή reset γίνει μηδέν τότε ανεξάρτητα από τις τιμές της εξόδου της πύλης NAND, η έξοδος της πύλης AND γίνεται μηδέν, οδηγώντας έτσι και την ασύγχρονη είσοδο clear όλων των Flip-Flops στο μηδέν, με τελικό αποτέλεσμα το μηδενισμό της εξόδου του μετρητή. Αντίθετα, όταν η κατάσταση στη γραμμή reset γίνει ένα το κύκλωμα εκτελεί κανονικά τη διαδικασία μέτρησης, με την προϋπόθεση ότι οι εισόδους JK είναι στο ένα, και ότι οι παλμοί ρολογιού που εφαρμόζονται στο κύκλωμα είναι κατερχόμενης παρυφής. Όταν οι εισόδους JK έχουν την τιμή μηδέν, η έξοδος του μετρητή δεν αλλάζει παρόλο που οι παλμοί είναι κατερχόμενης παρυφής, δηλαδή ο μετρητής παραμένει σε κατάσταση hold.




Σχήμα 6.4 Ασύγχρονος (δεκαδικός) μετρητής 4-bit ορθής φοράς (up counter) με παύση στο 1001 (9) και ασύγχρονη είσοδο καθαρισμού clear.

Στο Σχήμα 6.5 φαίνεται το **διάγραμμα χρονισμού του ασύγχρονου δεκαδικού μετρητή**. Στο διάγραμμα αυτό βλέπουμε ότι με την κατερχόμενη παρυφή του 10^{ου} παλμού του ρολογιού αλλάζει η έξοδος Q1 του μετρητή από ένα σε μηδέν. Η μεταβολή του Q1 προκαλεί αντίστοιχη μεταβολή, από μηδέν σε ένα, στην έξοδο Q2 του μετρητή. Η έξοδος Q2 παραμένει στο ένα για πολύ μικρό χρονικό διάστημα, 5nSec, που αντιστοιχεί στην καθυστέρηση διάδοσης της πύλης NAND. Για το ίδιο χρονικό διάστημα η έξοδος της πύλης NAND, που στο σχήμα αντιστοιχεί στην κυματομορφή CLR, παραμένει στο μηδέν, αφού οι είσοδοί της Q2 και Q4 έχουν την τιμή ένα. Το γεγονός ότι οι έξοδοι CLR και Q2 παραμένουν για πολύ μικρό χρονικό διάστημα στο μηδέν και ένα αντίστοιχα, στο Σχήμα 6.5 εμφανίζονται σαν καταστάσεις Glitch. Γενικότερα αυτές οι περιπτώσεις στη βιβλιογραφία αναφέρονται ως spikes δηλαδή σπινθηρισμοί.



Σχήμα 6.5 Διάγραμμα χρονισμού ασύγχρονου (δεκαδικού) μετρητή 4-bit ορθής φοράς (up counter) με παύση στο 1001 (9) και ασύγχρονη είσοδο καθαρισμού clear.

Στο Σχήμα 6.6 φαίνεται το διάγραμμα ακροδεκτών καθώς και το αντίστοιχο **λογικό κύκλωμα του Ο.Κ. 7493**, που είναι ένας **4-bit μετρητής κυμάτων**. Όπως βλέπουμε από το λογικό κύκλωμα ο μετρητής αποτελείται από τέσσερα Flip-Flops τα οποία συνδέονται εσωτερικά έτσι ώστε να μας παρέχουν ξεχωριστά διαίρεση δια δύο και διαίρεση δια οκτώ. Κάθε τμήμα έχει ξεχωριστή είσοδο ρολογιού με τις κατερχόμενες παρυφές του οποίου γίνονται οι αλλαγές των καταστάσεων στις εξόδους Q του μετρητή. Οι αλλαγές αυτές δεν γίνονται ταυτόχρονα λόγω των εσωτερικών καθυστερήσεων διάδοσης που παρουσιάζουν τα Flip-Flops. Το Q₀ είναι η έξοδος του τμήματος του μετρητή που κάνει διαίρεση δια δύο, ενώ τα Q₁, Q₂ και Q₃ δια οκτώ. Επίσης το κύκλωμα διαθέτει μέσω μιας πύλης AND και μία ασύγχρονη είσοδο καθαρισμού reset (MR), η οποία μηδενίζει τις εξόδους όλων των Flip-Flops. Επειδή η έξοδος του τμήματος που κάνει διαίρεση δια δύο δεν συνδέεται εσωτερικά με την είσοδο του άλλου τμήματος που κάνει διαίρεση δια οκτώ, ο μετρητής μπορεί να λειτουργήσει με πολλούς διαφορετικούς τρόπους.



Σχήμα 6.6 Διάγραμμα ακροδεκτών και λογικό κύκλωμα του Ο.Κ. 7493.

MODE SELECTION

RESET INPUTS		OUTPUTS			
MR ₁	MR ₂	Q ₀	Q ₁	Q ₂	Q ₃
H	H	L	L	L	L
L	H		Count		
H	L		Count		
L	L		Count		

H = HIGH Voltage Level

L = LOW Voltage Level

X = Don't Care

TRUTH TABLE

COUNT	OUTPUT			
	Q ₀	Q ₁	Q ₂	Q ₃
0	L	L	L	L
1	H	L	L	L
2	L	H	L	L
3	H	H	L	L
4	L	L	H	L
5	H	L	H	L
6	L	H	H	L
7	H	H	H	L
8	L	L	L	H
9	H	L	L	H
10	L	H	L	H
11	H	H	L	H
12	L	L	H	H
13	H	L	H	H
14	L	H	H	H
15	H	H	H	H


NOTE: Output Q₀ is connected to Input CP₁.

Σχήμα 6.7 Πίνακες λειτουργίας του Ο.Κ. 7493.

Πειραματικό Μέρος


- 1) Πραγματοποιήστε το κύκλωμα του ασύγχρονου δεκαδικού μετρητή που φαίνεται στο Σχήμα 6.8. Το κύκλωμα αυτό είναι παρόμοιο με εκείνο του Σχήματος 6.4 με τη διαφορά ότι στην πύλη NAND

εκτός από το Q2 και το Q4 έχουμε συνδέσει και την είσοδο του ρολογιού. Με τη βοήθεια των διακοπών C και R επαληθεύστε τη λειτουργία του κυκλώματος.



Σχήμα 6.8 Κύκλωμα ασύγχρονου δεκαδικού μετρητή.


- 2) Πραγματοποιήστε το κύκλωμα του ασύγχρονου μετρητή MOD-60 που φαίνεται στο Σχήμα 6.9 και επαληθεύστε τη λειτουργία του. Το κύκλωμα αυτό αποτελείται από δύο μετρητές σε συνδεσμολογία cascade δηλαδή, η έξοδος του μέγιστου σημαντικού ψηφίου του πρώτου μετρητή συνδέεται στην είσοδο ρολογιού του δεύτερου. Ο πρώτος μετρητής είναι ένας δεκαδικός, μετράει δηλαδή τις καταστάσεις από το μηδέν μέχρι το εννέα, και αντιστοιχεί στις μονάδες. Ο δεύτερος είναι ένας μετρητής MOD-6, μετράει τις καταστάσεις από το μηδέν μέχρι το πέντε, και αντιστοιχεί στις δεκάδες. Επειδή οι παλμοί του ρολογιού εφαρμόζονται στο δεκαδικό μετρητή, ο οποίος στη συνέχεια δίνει παλμούς ρολογιού στο MOD-6, το κύκλωμα αυτό συνολικά μετράει έξι δεκάδες δηλαδή εξήντα δυαδικές καταστάσεις που αντιστοιχούν στους αριθμούς από το μηδέν μέχρι το πενήντα εννέα.



Σχήμα 6.9 Κύκλωμα ασύγχρονου μετρητή MOD-60.

Γραπτή άσκηση

- 1) Πραγματοποιήστε το κύκλωμα του ασύγχρονου αμφίδρομου μετρητή 3-bit, που φαίνεται στο Σχήμα 6.10 και επαληθεύστε τη λειτουργία του. Παρατηρήστε ότι κατά την αλλαγή της φοράς μέτρησης η έξοδος του μετρητή αλλάζει πριν δώσουμε παλμό ρολογιού. Για να αποφύγουμε το φαινόμενο αυτό πρέπει πριν την αλλαγή του διακόπτη D, ο οποίος καθορίζει τη φορά μέτρησης, να οδηγήσουμε το μετρητή σε κατάσταση HOLD, βάζοντας τον αντίστοιχο διακόπτη E στο μηδέν, και στη συνέχεια αφού αλλάξουμε τον D να επαναφέρουμε τον E στο ένα και να εφαρμόσουμε στο κύκλωμα νέους παλμούς ρολογιού.



Σχήμα 6.10 Κύκλωμα ασύγχρονου αμφίδρομου μετρητή 3-bit.

- 2) Χρησιμοποιώντας σε συνδεσμολογία cascade δύο ολοκληρωμένα κυκλώματα 7493, πραγματοποιήστε ένα ασύγχρονο μετρητή MOD-100 και επαληθεύστε τη λειτουργία του.